반도체 기술

반도체 부재 기술총람...지난 4월에 이어 이번달에 제2회를 번역 게재합니다..(11월까지 매월 1회씩 갱신)

================================================================================================

 

Si웨이퍼는 전자기기의 진화를 뒷받침하는 중요한 출발재료이며 LSI의 진전에 크게 공헌해 왔다. 이 글에서는 Si웨이퍼 제조의 핵심이 되는 결정인양 시의 결함제어와 웨이퍼 가공을 중심으로 Si웨이퍼 기술의 동향을 해설한다. 디바이스의 미세화 대응과 웨이퍼의 대구경화의 실현 가능성의 검토가 주요한 과제가 된다.

 

결함, 금속오염, 평탄성을 제어
Si웨이퍼의 제조 프로세스는 크게 세개의 공정에서 이루어진다. 다결정 Si를 원료로써 轉位(전위)가 생기지 않게 단결정을 끌어내는 공정, 얻어진 단결정 잉고트를 절단 및 연마해서 연마 웨이퍼로 만드는 공정, 용도에 따라서 웨이퍼에 에피타키셜 성막과 아닐 처리를 실시하고 부가가치를 부여하는 공정이다. 이 세가지 공정을 통해서 달성하지 않으면 안되는 항목은 (1)결함의 저감 (2)게터링 사이트의 확보 (3)평탄화 (4)세정도의 향상이다. 이 중에서 결함과 평단성에 관해서는 국제 반도체기술 로드맵(ITRS)가
달성목표를 제시하고 있다. 실제로는 웨이퍼 메이커는 디바이스 메이커의 요청에 대응하여 이미 목표를 달성하고 있다. ITRS에 포함되지 않은 항목에 관해서는 웨이퍼 메이커가 디바이스 메이커와의 협의를 통해서 개발을 진행하고 있다. 이 항목들에 관하여 웨이퍼 메이커로서의 대응을 소개한다. (이글을 SUMCO의 엔지니어들이 작성한 것임)

 

결정인양시의 열설계를 최적화
(1)디바이스의 미세화에 따라 웨이퍼 표면 결정의 완전성을 종래에 비하여 높일 필요가 생겨났다. 그 결과 결정을 성장시킬 때의 결함제어의 중요성이 높아지고 있다. Si의 결정성장 시에는 원자공공(空孔)과 격자 간 Si가 결정중을 확산하고 결정이 식어서 고체화하는 과정에서 다양한 결정결함(grown-in defect)이 생긴다. 이 결정결함을 제어하는 방법으로서 결정 인양 로(爐)내의 열설계가 중요하다. 결함을 만드는 온도에 결정이 멈추는 시간과 냉각속도를 최적화하여 결함의 밀도와 사양을 제어한다. 결함도를 저감하기 위해서는 결정성장이 시작되는 계면에서 원자공공(空孔)과 격자 간 Si의 농도를 동등하게 해서 양자를 상쇄하는 방법이 유효하다. 이 방법에서는 COP(crystal originated particle)로 부르는 주요한 결정결함을 저감할 수 있다.
결함 사양의 축소에는 결정의 냉각속도를 높이는 것이 열쇠가 된다.
결정에서 웨이퍼를 잘라 낸 후에 표면의 결정품질을 높이는 방법도 있다. 연마 웨이퍼의 표면에 Si의 단결정을 성장시키는 방법과 고온의 열처리에 의한 웨이퍼 표면층의 결정결함을 저감하는 방법이 있다. 전자에 의한 웨이퍼를 에피타키샬 웨이퍼, 후자에 의한 웨이퍼를 어닐 웨이퍼로 부른다. 어느 웨이퍼를 사용할 것인가는 디바이스 메이커 별로 다르다. 로직LSI메이커는 주로 에피 웨이퍼, 메모리 메이커는 결정결함을 저감한 연마 웨이퍼와 어닐 웨이퍼를 이용하는 경우가 많다.

 

게터링으로 금속오염을 방지
(2)게터링은 웨이퍼 표면의 오염금속의 농도를 저감함으로써 디바이스 특성의 열화를 방지하는 기술이다. 오염 금속원자를 포획하는 게터링 사이트를 웨이퍼 내부와 표면에 의도적으로 형성한다. 인트린시크 게터링(intrinsic g)과 엑스트린시크 게터링(extrinsic g)이다. 인트린시크 게터링은 결정 성장시에 결정내부에 도입된 산소의 석출물(析出物)의 성장에 의하여 웨이퍼 내부에 게터링 사이트를 확보한다. 이에 대하여 엑스트린시크 게터링은 웨이퍼의 외부에서 게터링 사이트를 형성한다. 웨이퍼의 뒷면에 기계적 손상을 준다든지, 다결정Si막을 준적한다든지 하는 방법이 있다.

이외에 기판에 첨가하는 보론(B)농도를 높인 p형 에피타키샬 웨이퍼에서의 보론 게터링도 유효하다. B원자는 Fe나 Cu와 강력하게 결합하기 때문에 높은 게터링 능력을 갖고 있다.

웨이퍼의 300mm화와 프로세스의 저온화에 의하여 앞에 언급한 게터링 방법에 개량이 필요하게 되었다. 먼저 300mm화에 의하여 엑스트린시크 게터링을 채용할 수 없게 되었다. 구경이 큰 300mm웨이퍼에서 높은 평탄성을 얻기 위해서 양면 연마(DSP)를 적용하기 때문이다. 이 결과 인트린시크 게터링 혹은 보론 게터링 밖에 사용할 수 없게 되었다.

 

다음으로 프로세스의 저온화에 의하여 웨이퍼 제조과정에서 종래와 비하여 강한 게터링 능력을 부여하는 것이 필요하게 되었다. 프로세스 온도가 낮으면 디바이스 제조과정에서 산소 석출물이 충분히 성장하기 어렵기 때문에 웨이퍼에 강한 게터링 능력을 부여해 둘 필요가 있다. 이러한 변화에 대응하기 위하여 안착한 방법이 질소 도프가 있다. 웨이퍼에 질소를 첨가하는 것에 의하여 에피 웨이퍼 내부에 안정적인 질소석출핵(核)을 형성하는 방법이다. 이 기술은 게터링 능력의 강화만이 아니라 결함의 미소화에도 유효하다. 결함을 미소화해 두면 어닐 처리에 의하여 표면층의 결함을 대폭 줄일 수 있게 된다. 300mm웨이퍼는 구경이 크기 때문에 결정 인양 시에 결정을 급냉함으로써 결함을 미소화하는 종래의 방법을 적용하기 어렵다.

 

평탄화로 노광 시의 초점이 흐려지는 것을 방지
(3)웨이퍼의 평탄화는 공정과정에서 웨이퍼 표면에 생기는 요철의 폭과 높이에 의하여 세가지(1차, 2차, 3차 평단화)로 분류할 수 있다. 1차 평탄화는 와이어소나 라핑, 연삭, 에칭 등을 사용한다. 2차 평탄화는 연마, 3차 평탄화는 세정을 사용한다. 디바이스의 미세화에 따라 평탄화 프로세스에서는 2차 평탄화에서 결정되는 cm오더 폭의 요철을 억제해 왔다. 이 요철은 웨이퍼 중심부근의 평탄성(site Platness)과 웨이퍼 최외주부의 요철(ERO)의 영향으로 생긴다.

다음의 두가지 이유에서 이것들을 제어하는 연구가 필수이다.

첫째, 웨이퍼의 요철에 기인하는 노광시의 초점흐림(디포커스)의 영향이 현저하게 되기 때문이다. 디바이스를 미세화할수록 약간의 초점흐림이 수율을 떨어트린다. 초점흐림은 웨이퍼 표면의 요철뿐이 아니라 뒷면의 요철에 의해서도 생기기 때문에 양면의 평탄화가 빠져서는 안된다. 그래서 90nm세대의 2차 평탄화에 양면 연마가 채용되었다. 표면만을 처리하는 단면연마와 비교하여 평탄도를 확실하게 높일 수 있다. 양면 연마장치는 웨이퍼를 올리는 캐리어와 그 아래위의 정반(定盤)의 회전운동에 의하여 웨이퍼 양면을 동시에 연마하는 것이다.

두번째로 디바이스의 다층화가 진행되어 CMP(화학적 기계연마)에 의한 막두께의 균일화의 중요성이 늘어나고 있기 때문이다. 이 관점에서는 70nm세대 이후에서 현저해진 최외주부의 요철(ERO)의 제어가 중요하다. 이것은 웨이퍼 최외주변부와 그 이외 영역의 연마량의 차에 기인하는 최외주부의 완만한 경사이다. 이 ERO가 크면 디바이스 프로세스에서 CMP를 실시해도 박두께의 균일성을 충분히 높이는 것이 어렵게 된다. ERO를 제어하기 위해서는 웨이퍼의 연마공정에 잇어서 기계적 작용과 화학적 작용의 영향의 크기를 고려하여 프로세스를 구축할 필요가 있다. 웨이퍼의 연마는 슬라리 중의 저립(abrasive-연마제)에 의한 기계적 연마와 알카리용제에 의한 화학적 연마의 양쪽의 작용으로 진행한다. 웨이퍼 중심부근의 평탄성은 연마압력을 높임으로써 쉽게 향상시킬 수 있지만 외주부의 평탄성은 거꾸로 연마압력을 저하시키는 경향이 강하게 된다. 외주부의 화학적 연마의 작용이 중심부근과는 다른 것에 의해서도 알 수 있다.

 

계속되는 디바이스 진화에 대응
앞으로 웨이퍼 제조기술에는 디바이스의 다양한 진화에의 대응이 요구된다. 계속되는 미세화나 신재료의 도입, 열처리의 단시간화, 디바이스 구조의 3차원화 등이다. 이에 대응하여 결함제어에서는 웨이퍼 표면의 결정품질을 한층 높일 것이 요구된다. 열 스트레스나 변형에 의한 응력에 기인하는 결함에의 대응도 필요하다. 게터링에 관해서는 신재료의 도입과 열처리의 단시간화에의 대응이 특히 중요하다. CCD이미지 센서 등의 촬상(撮像)소자에서는 종래 이상으로 강한 게터링으로 미량의 금속 불순물의 영향을 배제하는 것이 고감도화에 빠져서는 안된다. 여기에 대응하기 위해서는 디바이스 메이커와 웨이퍼 메이커의 밀접한 연계가 필요하다. 디바이스 개발단계에서 웨이퍼의 품질설계에 관한 정보교환과 의논이 있어야만 한다.

웨이퍼 평탄화 프로세스에는 평탄도의 지속적인 향상이 요구된다. 특히 mm오더 폭의 요철을 만드는 1차 평탄화 기술의 중요성이 높아진다. 디바이스의 미세화와 동반하여 mm오더 폭의 요철의 영향이 현저하게 되기 때문이다. 1차 평탄화에서는 종래, 저립(Abrasive)을 미소화해서 웨이퍼의 요철의 높이를 저감해 왔다. 그런데 저립을 미소화하면 의집에 의한 저립의 불균일 분산을 일으키기 쉽다. 그 결과 mm오더 폭의 요철이 생기고 만다. 그래서 미소한 저립을 균일하게 분산시키는 방법과 재료의 개발이 필요하게 되었다. 22nm세대 이후에서는 nm오더의 폭의 요철이 과제가 될 가능성이 있어 3차 평탄기술인 세정프로세스의 제어가 중요하게 된다.

 

과제가 많은 450mm 웨이퍼
최근, 웨이퍼의 450mm화의 의논이 활발화하고 있다. 우리들은 450mm웨이퍼의 실현가능성을 검토중이며 앞으로 사업화의 가능성을 꼼꼼히 살피고 있다. 450mm웨이퍼의 실현을 위해서는 대구경화에 따른 여러가지 과제를 웨이퍼 메이커가 해결해 갈 필요가 있다. 크게 4가지 과제로 나눌 수 있다.

첫째로 웨이퍼의 두께 변화에의 대응이다. 450mm웨이퍼의 휘어짐을 300mm웨이퍼와 같은 수준으로 억제하기 위해서는 두께를 300mm웨이퍼(0.775mm)의 2배 이상인 1.8mm로 할 필요가 있다. 어느 두께가 업계 표준이 될 것인가에 따르겠지만 웨이퍼와 디바이스의 제조공정에서의 웨이퍼 기술방법과 웨이퍼 케이스에 의한 보관방법에도 큰 영향을 미친다.

두번째로 웨이퍼 제조공정에서 인양 결정의 대형화에의 대응이다. 웨이퍼 제조공정에서 잃게되는 다결정Si원료의 비율은 결정의 직경에 의해 변한다. 결정을 인양할 때에는 전위가 일어나지 않도록 해야 하기 때문에 증경부(增徑部)나 감경부(減徑部)를 붙여서 직경을 바꾸지만 이 때문에 쓸데없게 되는 원료이 량은 결정의 직경에 의존한다. 웨이퍼 제조공정에서 없어지는 비율을 300mm경의 결정과 동등하게 하려면 450mm경의 결정은 1톤급으로 거대화할 필요가 있다. 결정의 중량이 이정도 크게 되면
넥크부의 강도부족을 보충해 줄 保持기구나 석영루츠포, 결정인양장치를 대형화하지 않으면 안된다. 넥크부란 결정인양시에 전위를 제거하도록 직경을 수mm까지 가늘게 한 부분이다. 더욱이 결정의 대형화에 의한 열용량의 증대에 따라 결정의 냉각속도가 내려가기 때문에 결정인양 속도를 저감시킬 수 밖에 없다. 이에 따라 프로세스 시간과 결정 결함이 증대할 우려가 있다.

세번째로 미세화에의 대응이다. 450mm웨이퍼가 사용되는 시기에 상정된 22nm이후라는 프로세스 세대에서는 웨이퍼 영역 전체에서 더욱 평탄화가 요구된다. 그런데 웨이퍼의 구경이 크게 되면 높은 평탄성을 얻는 것이 어렵게 된다. 연마 시에 웨이퍼의 외주부와 내부에서 연마량의 차가 늘어나고 ERO가 현저하게 된다. 이 때문에 연마 프로세스의 재구축이 요구된다.

네번째로 웨이퍼의 제조와 검사에 필요한 시간과 비용의 증대에의 대응이다. 현행의 웨이퍼 가공기술에서는 웨이퍼의 면적에 비례해서 가공시간이 길어지고 제조비용이 늘어난다. 더욱이 검사 시간도 늘어난다. 이 때문에 450mm웨이퍼에서는 제조 비용과 검사 비용의 증대를 억제하기 위하여 제조기술과 검사기술를 큰 폭으로 개량할 필요가 생겨난다.

 

=========================================================

본문에도 적었습니다만 이 글은 세계적인 웨이퍼 메이커인 SUMCO의 엔지니어 3명이 공동으로 집필한 것입니다. 그만큼 현장감 있는 내용으로 한국의 해당 관련 기업의 엔지니어들도 생각하고 있는 과제들이겠지요..

반도체 관련 산업에 종사하시는 밍그라빠 회원 여러분들의 건투를 기원합니다.

 

비가 온다고 해서 치바에서의 낚시 약속을 취소했는데..

아직 비는 오지 않고...하늘만 꾸물꾸물...

아무래도 오늘 저녁은 김치찌게 보글보글 끓여서 소주 일병!

 

동경에서 레이스김이었습니다.

[출처] 반도체부재 기술총람(제2회) Si웨이퍼 기술 ( 밍그라빠의 디스플레이 포털) |작성자 레이스김